雖然儀表放大器在線路圖上是一顆運算放大器;但實際上是由三顆運算放大器所組成(如圖一所示);儀表放大器分成兩個部份,輸入端的兩個電壓隨耦器提供輸入端(+,−)高輸入阻抗,後級則是差動放大器,用來做兩個輸入端的差動放大;不過,通常第二級的差動放大器的增益會設計為1,也就是只做兩個電壓的相減運算。 而儀表放大器的增益由電阻>來決定。 [1][2]
最常用的儀表放大器電路如圖所示。電路的增益為:
最右邊的放大器,電阻標記 和 是標準差動放大器線路,gain = ,而差動輸入電阻=2*;左邊兩個放大器則是輸入的緩衝;當被移除(開迴路)時,兩個緩衝級只是單位增益緩衝器;在這個狀態之下,增益等於 而緩衝級提供高輸入阻抗。緩衝器的增益可以增加因為放在負輸入和接地之間的電流所產生的分流的負反饋。
而在兩個反向輸入放入一顆電阻的優點在於:增加緩衝級的差模增益,而使共模增益等於1。
如果單獨存在時有同樣的增益時,將會增加電路的共模互斥比(CMRR),會使得緩衝器可以處理更大的共模信號。 的另一個好處是,只用一顆電阻來提更增益,而不是一對,可以避免電阻匹配問題(雖然兩個需要匹配的增益)
增益可以透過只改變的值,而改變放大器的增益不需要改變其他的電阻匹配。
增益可以透過只改變的值,而改變放大器的增益不需要改變其他的電阻匹配。
理想的儀表放大器的共模增益為零。在圖中所示的電路,共模增益的值不匹配引起的同樣編號電阻和兩個輸入運算放大器的共模增益不匹配。
在製作這個線路最困難的地方,是在優化運算放大器的輸入共模性能時,需要取得非常接近的匹配電阻[3]
儀表放大器也可以是一個內置2個運算放大器,以節省成本和提高共模抑制比(CMRR),但增益必須高於2(六分貝)
儀表放大器實際設計[編輯]
電源的決定[編輯]
一般而言,在設計上會採取雙電源(圖二中的和);雙電源在運算放大器的設計與操作上會比較容易一些。如果只是用單電源的話(接地),而必須在Ref提供一個參考電壓(通常是),當作輸出電壓的中間值。 假設是5V,所以原本接地的Ref必須提供一個2.5V的參考電壓,使得輸出電壓被限制在5V到0V之間。
增益的決定[編輯]
在上的電流為:
--------------------(公式一)
以及
--------------------(公式二)
--------------------(公式三) and
--------------------(公式四)
將公式三的帶入公式四中,得到:
--------------------(公式五) 假設:
帶入公式五中之後,得到:
--------------------(公式六)
最後,把公式一和公式二的和帶入公式五,得到:
------------------
--(公式七)
假設:,定義為帶入公式七得到:
--------------------(fin) 當=的時候,儀表放大器
的增益為3。
分析與討論[編輯]
- 之所以會把以、、以及設定為相等的數值,一方面是方便計算,另一方面,如果製程IC形式的話,這四顆電阻因為有同樣的電阻值,所以會比較好做;和設定為相同的數值,也是同樣的道理。
- 如果要改變這個差動放大器的增益也是可以;但如果要改變差動放大器的增益的話,設計上會變得很複雜(最少也得改變兩個電阻值);再者,與其改變差動放大器的電阻值來取得增益,倒不如改變的電阻值,取的的增益較高,也比較簡單。
- 近年來,許多INA的晶片製造商,大多有做三種IC;一個是普通的運算放大器,另一種則是差動放大器(增益電阻內建在IC中,四顆電阻值都一樣),最後一種則是把整顆儀表放大器全都做在一起,以簡化硬體上的設計。
- 如果就以單一的差動放大器來看的話,輸入阻抗等於,就以放大器來說,這樣的輸入阻抗太小了。同時,差動放大器要抵銷共模信號的影響,電阻的比例必須固定不變,否則造成電路的不平衡。
- 從最後的公式來看,理想上的儀表放大器只會放大兩個輸入端差模的部份,而且,因為輸入端用了兩顆電壓隨耦器來做輸入緩衝級,使得輸入阻抗變得非常大。
沒有留言:
張貼留言