這些產品中，包含了三項ADI針對16位元資料轉換器而開發的全新技術，分別為：具有正交誤差校正(QEC)的16位元80MSPS低功率雙工ADC──AD 9269；橫跨80至125 MSPS(每秒百萬取樣率)的單通道16位元低功率ADC──AD 9265；橫跨20至80 MSPS的單通道16位元低功率ADC──AD 9266。
除了AD 9269、AD 9265、以及AD 9266旗艦級轉換器與它們不同的速度等級之外，ADI也發表了23款單通道低功率ADC，使ADI在過去180天內發表上市的低功率資料轉換器數量達到44款。相較於同質性、具有類似ADC功能的競爭產品，這些ADC在功率消耗方面可以節省達87%。
雙通道AD 9269 16位元低功率ADC的每一組通道只消耗93mW，比同質性元件還要低了6.5倍。AD 9269是一款單片式雙通道16位元、20 / 40 / 65 /80 MSPS ADC，具有高性能的取樣與保存(sample-and-hold)電路以及晶片內建的電壓參考器。該元件也是業界首款包含了QEC與DC偏移數位處理區塊的16位元ADC家族。這些區塊可以動態的將產生於同相/正交(I/Q)複雜訊號接收器系統中的誤差最小化。
藉由QEC組件的使用，系統設計廠商可以減少因為元件不匹配所導致的增益與相位誤差，進而紓緩其零件匹配方面的需求。其最終結果也可以使更為耐用的接收器設計獲得實現。此外，DC偏移演算法則可以將DC耦合應用裝置中常見的偏移最小化。該產品使用具有輸出誤差校正邏輯的多級差動管線架構，藉以提供在80MSPS資料速率下的16位元精確度，並且保證在完整的運作溫度範圍中不會有遺失碼。
AD 9269可以使用1.8V的電源供應運作，並且包含有多項為了要使彈性最大化與系統成本最小化而設計的特點，例如可編程時脈與資料校準，以及可編程數位測試圖樣(digital-test-pattern)的產生。目前已經開始提供樣品，2010年1月將會開始正式量產。
單通道的AD 9265低功率16位元ADC乃是為了支援需要低物料成本、小尺寸與具有彈性的通訊應用所設計的。該元件只需消耗370mW，這項電力消耗方面的突破相較於同質性的低功率解決方案節省了51%之多。ADC的核心為具有整合式輸出誤差校正邏輯的多級差動管道架構。AD 9265還具有寬廣的頻寬差動取樣與保存類比輸入放大器，支援各種可由使用者選擇的輸入範圍。整合式的電壓參考器可以減輕設計上的顧慮。工作週期穩定器提供了針對ADC時脈工作週期中的變化加以補償的方法，使轉換器能夠維持絕佳的性能。ADC輸出資料會與1.8V的CMOS或是1.8V的LVDS (DDR)並行。彈性化的電源關閉選項可以在需要時省下可觀的電力。利用3位元SPI相容的串連介面可以對設定與控制進行編程。目前已經開始正式量產。
單通道AD 9266 16位元低功率ADC採用小巧的5mm x 5mm封裝方式，其接腳能夠支援10至16位元的解析度。低功率多級ADC的核心是以專利所屬的高性能取樣與保存電路，以及晶片內建的電壓參考器為基礎。該產品使用具有輸出誤差校正邏輯的差動管道架構，藉以提供在80MSPS資料速率下的16位元精確度，並且保證在完整的運作溫度範圍中不會有遺失碼。
AD 9266包含有多項為了要使彈性最大化與系統成本最小化而設計的特點，例如可編程時脈與資料校準，以及可編程數位測試圖樣的產生。可供使用的數位測試圖樣包括了內建的定型與偽隨機圖樣，以及可以透過SPI輸入的使用者自訂測試圖樣。差動時脈輸入能夠控制所有的內部轉換週期。屬於選項性的DCS可以針對時脈工作週期中的廣大差異進行補償，同時又維持絕佳的總體ADC性能。數位輸出資料會以雙倍資料速度(DDR)低電壓CMOS位準，採用偏移二進位、葛雷碼(Gray code)、或是二補數(twos complement)格式呈現。資料輸出時脈(DCO)的提供是為了要以接收邏輯確保適當的鎖定時序。
沒有留言:
張貼留言